先进封装主要由四要素组成：RDL（再布线）、TSV（硅通孔）、Bump（凸块）、Wafer（晶圆），具备其中任意一个要素都 可以称为先进封装；其中在先进封装的四要素中，RDL起着XY平面电气延伸的作用，TSV起着Z轴电气延伸的作用，Bump起着 界面互联和应力缓冲的作用，Wafer则作为集成电路的载体以及RDL和TSV的介质和载体。

先进封装是相对概念，具有以下特点：1）封装集成度高，封装体积小；2）内部互联短，系统性能得到提升；3）单位体积内 集成更多功能单元，有效提升系统功能密度。

1. Bump(凸块）

Bump是一种金属凸点：从倒装焊FlipChip出现就开始普遍应用了，Bump的形状也有多种，最常见的为球状和柱状，也有块 状等其他形状。Bump起着界面之间的电气互联和应力缓冲的作用，从Bondwire工艺发展到FlipChip工艺的过程中，Bump起到了至关重要的作用。

随着工艺技术发展，Bump尺寸越来越小：Bump的发展趋势是尺寸不断缩小，从球栅阵列焊球（ ball），其直径范围通 常在0.25-0.76mm，到倒装凸点（FC Bump），也被称为可控塌陷芯片焊点（C4 solder joint），其直径范围通常在100 150μm，再到微凸点（microbump），其直径可小至2μm。

凸块制造技术是诸多先进封装技术实现和发展演化的基础：经过多年的发展，凸块制作的材质主要有金、铜、铜镍金、锡等， 不同金属材质适用于不同芯片的封装，且不同凸块的特点、涉及的核心技术、上下游应用等方面差异较大。

倒片封装：倒片封装技术因其将芯片上的凸点翻转并安装于基板等封装体上而得名，是一种实现芯片与板（如基板）电气连 接的互连技术，键合至基板或形成焊接凸点过程中不存在任何工艺方面限制；倒片封装凭借其优越的电气性能（不存在电气 连接I/O引脚数量和位置限制，电信号传输路径短于引线键合），已经很大程度上取代了引线键合。

倒片封装体中凸点（Bump）是基于晶圆级工艺而完成的，而后续工序则与传统封装工艺相同。

2. RDL（再布线）

RDL（再布线）：旨在通过添加额外的金属层，对晶圆上已经形成的键合焊盘进行重新排列；利用重新分配层封装工艺，在 晶圆原本焊盘上形成新焊盘，以承载额外的金属引线。XY平面电气延伸和互联，在芯片设计和制造时，IOPad一般分布在芯 片的边沿或者四周，不适用于FlipChip；因此RDL在晶圆表面沉积金属层和相应介质层，并形成金属布线，对IO端口进行重新 布局，将其布局到新的，占位更为宽松的区域，并形成阵列排布。

RDL工艺工序：在重新分配层工艺中，首先通过溅射工艺创建一层金属薄膜，之后在金属薄膜上涂覆厚层光刻胶。随后利用 光刻工艺绘制电路图案，在电路图案的曝光区域电镀金层，以形成金属引线。由于重新分配工艺本身就是重建焊盘的工艺， 因此确保引线键合强度是十分重要的。这也正是被广泛用于引线键合的材料—金，被用于电镀的原因。

在WLP中：在FIWLP/FOWLP中，RDL是最为关键的技术，通过RDL将IOPad进行扇入Fan-In或扇出Fan-Out，形成不同类型的 晶圆级封装。

在2.5D中：除了硅基板上的TSV，RDL同样不可或缺，通过RDL将网络互联并分布到不同的位置，从而将硅基板上方芯片的 Bump和基板下方的Bump连接。

在3D中：对于上下堆叠是同一种芯片，通常TSV就可以直接完成电气互联功能了，而堆叠上下如果是不同类型芯片，则需要 通过RDL重新布线层将上下层芯片的IO进行对准，从而完成电气互联。

3. Wafer（晶圆）

Wafer晶圆在半导体行业具有广泛用途：1）作为芯片制造的基底；2）可以在Wafer上制作硅基板实现2.5D集成，3）可以用 于WLP晶圆级封装，作为WLP承载晶圆。

Wafer晶圆尺寸越来越大：从早先6英寸到8英寸到现在普遍应用的12英寸，以及未来将要广泛应用的18英寸；大规模集成电 路趋势是越来越大，工艺允许情况下，晶圆尺寸越大，效率越高，成本越低。

晶圆承载系统工艺：是指针对晶圆背面减薄进行进一步加工的系统，该工艺一般在背面研磨前使用。晶圆承载系统工序涉及 两个步骤：首先是载片键合，需将被用于硅通孔封装的晶圆贴附于载片上；其次是载片脱粘，即在如晶圆背面凸点制作等流 程完工后，将载片分离。

晶圆边缘切筋工艺：对于采用硅通孔工艺封装的晶圆，在其进行载片键合前，应先对晶圆正面边缘进行切筋并去除修剪部分。

4. TSV（硅通孔）

TSV硅通孔：主要功能是Z轴电气延伸和互联，TSV按照集成类型的不同分为2.5DTSV和3DTSV，2.5DTSV是指的位于硅转接板 Interposer上的TSV，3DTSV是指贯穿芯片体之中，连接上下层芯片的TSV。TSV尺寸范围较大，大TSV直径可以超过100微米， 小TSV直径小于1微米，目前最先进的TSV工艺可以在1平方毫米硅片上制作高达10万-100万个TSV。

Via-lastTSV：TSV制作可以集成到生产工艺的不同阶段，通常放在晶圆制造阶段为Via-first，封装阶段为Via-last（该方案可以 不改变现有集成电路流程和设计，目前业界已开始在高端的Flash和DRAM领域采用Via-last技术，即在芯片周末进行硅通孔的 TSV制作，然后进行芯片或晶圆层叠。

Via-middle（中通孔）封装工艺：首先在晶圆制造过程中形成通孔，随后在封装过程中，于晶圆正面形成焊接凸点。之后将 晶圆贴附在晶圆载片上并进行背面研磨，在晶圆背面形成凸点后，将晶圆切割成独立芯片单元，并进行堆叠。

中通孔基本工序：首先在晶圆上制作晶体管，随后使用硬掩模在硅通孔形成区域绘制电路图案，之后利用干刻蚀工艺去除未 覆盖硬掩膜的区域，形成深槽；再利用CVD工艺制备绝缘膜（用于隔绝填入槽中的铜等金属物质，防止硅片被金属物质污 染）；此外绝缘层上还将制备一层金属薄层（将被用于电镀铜层）作为屏障；电镀完成后，采用CMP技术使晶圆表面保持平 滑，同时清除其表面铜基材，确保铜基材只留在沟槽中。