Active Cell 开关单元——SiC MOSFET的核心

开关单元是SiC MOSFET中一个非常重要的部分。我们可以把MOSFET（硅和碳化硅）根据它们的栅极结构分成两类：平面结构和沟槽结构。如果从结构上来说硅和碳化硅MOSFET是一样的，但是从制造工艺和设计上来说，由于碳化硅材料和硅材料的特性导致它们要考虑的点大部分都不太一样。比如SiC大量使用了干蚀刻(Dry etch),还有高温离子注入工艺，注入的元素也不一样。

当前国际上的SiC MOSFET绝大部分都采用了平面结构，有少部分的厂家采用了沟槽结构。从发展的角度来看，最终都会衍生到沟槽结构。但是目前的平面结构的潜力还是可以继续深挖的，而沟槽结构也没有表现出它们应当有的水平，在这里我们引入一个统一的尺度来衡量它们的性能 -  Rsp(Rdson * area)，标识的是单位面积里的导通电阻大小。平面结构的SiC MOSFET具有可靠性高，设计加工简单的优点。

SiC MOSFET的平面结构的Active Cell的设计制造方向主要是减小开关单元间距也就是pitch值，提升开关单元的密度，减小Rdson，提升栅极氧化层的可靠性。

平面结构为了尽可能的减小导通电阻，需要调整开关单元的间距，pitch值和Wg也就是栅极的宽度有一定的关系，pitch值变小，Wg也相应变小，这个对于栅极的可靠性是有一定好处的，在SiC MOSFET里，栅极氧化层（Gate Oxide）非常的薄，小于100纳米，因此在SiC的生产工艺中使用了干式蚀刻的方法来控制加工的精度。不过也不是一味的减小开关单元栅极的宽度就可以减小Rsp，栅极的Wg宽度减小到一定范围，反而会导致Rsp变大，在设计的时候需要综合考虑以上的参数相互之间的影响，这样才能获得一个比较理想的优化结果，安森美经过几代的工艺迭代发展，其平面结构的SiC MOSFET上已经在性能，良率，可靠性等方面发展得相对成熟。在芯片里，每个active cell是并联在一起的，从这里大家会对于芯片可以有更形象的了解。

以下是SiC MOSFET Rdson设计的一些关键考虑因素：

• 通道宽度和掺杂：SiC MOSFET的通道宽度和掺杂浓度会影响Rdson和电流密度。较宽和重掺的通道可以降低Rdson并提高电流承载能力。 

• 栅极氧化层厚度：栅极氧化层的厚度影响栅极电容，进而影响开关速度和Rdson。较薄的栅极氧化物可以提高开关速度，但也可能增加栅极漏电流，并增加氧化层击穿失效的风险。

• 栅极设计：栅极设计影响栅极电阻，进而影响开关速度和Rdson。较低的栅极电阻可以提高开关速度，但也可能增加栅极电容。

总体而言，SiC MOSFET Rdson设计是一个复杂的过程，涉及综合考虑各个参数之间的相互影响。需要进行仔细的优化和仿真并且进行试验和测试，以实现所需的器件性能和可靠性。

集成片上栅极电阻

集成栅极电阻会给模块设计和制造带来一些好处：

• 简化了模块绑定线的工艺，降低了失效率。

• 减少了焊接电阻到DBC的工艺。

• 降低了BOM和制造成本。

• 便于封装的相对小型化设计和制造。