什么是RDL先行扇出型板级封装

作者:封测实验室 来源:公众号 时间:2025-11-19
RDL先行扇出型板级封装FOPLP跳出传统晶圆级封装的尺寸局限,用先铺线路再装芯片的流程反转,在515510mm的玻璃面板上一次性造出数百个封装结构,还实现了处理器与内存的高可靠异质集成

RDL 先行扇出型板级封装(FOPLP)跳出传统晶圆级封装的尺寸局限,用 “先铺线路再装芯片” 的流程反转,在 515×510mm 的玻璃面板上一次性造出数百个封装结构,还实现了处理器与内存的高可靠异质集成。

一、RDL 先行,颠倒流程解决翘曲难题

传统扇出型封装(FOPLP)的最大痛点,是 “精细线路先做” 导致的载板转移翘曲。早期工艺里,技术人员先刻蚀 2μm 级的精细线路,再做 10μm 的宽线路,之后必须把基板转移到临时载板上才能装芯片 —— 这一转移、剥离过程会让基板产生微米级翘曲,后续芯片键合到精细焊盘时,对准精度直接崩了,良率往往低于 60%。

而 RDL 先行技术的精髓,就是流程反转:先做宽线路,再做精细线路。具体来说,先在玻璃载板上制作 10μm 线宽 / 线距的粗线路层,再逐步叠加 5μm、2μm 的精细层,最后让用于芯片连接的 2μm 级焊盘朝上。这个顺序调整直接带来关键优势:芯片可以直接键合到仍固定在原始玻璃载板的基板上,完全省去了 “转移 - 剥离” 步骤 —— 玻璃载板的高刚性能死死按住基板,翘曲量控制在 0.1mm 以内,芯片键合良率直接飙升至 95% 以上。

简单说,传统工艺是 “先铺小巷再搭主干道,中途还得搬家”,RDL 先行是 “先搭主干道再铺小巷,全程不挪窝”—— 既避免了搬家导致的结构变形,又让精细线路的焊盘始终保持平整,为芯片精准对接打下基础。这一创新被 IMAPS 期刊评价为 “扇出型封装的流程革命”,直接解决了制约板级封装量产的核心瓶颈。

二、515×510mm 面板,一次性造 396 个封装

如果说流程创新是 “软实力”,那板级加工的尺寸优势就是 “硬实力”。传统晶圆级封装依赖 12 英寸(300mm)圆形晶圆,单晶圆最多容纳几十上百个封装单元;而 RDL 先行技术采用 515×510mm 的矩形玻璃面板,相当于 8 个 12 英寸晶圆的面积,一次性就能制造 396 个 20×20mm 的独立 RDL 基板。

玻璃载板的选择更是点睛之笔:一方面,玻璃的热膨胀系数(CTE≈3ppm/℃)接近硅芯片,能减少温度循环时的热应力;另一方面,玻璃表面平整度(Ra<1nm)远超有机载板,支撑 2μm 级精细线路的刻蚀精度。完成基板制作后,大面板会被切割成含 33 个基板的小条带,再进行芯片键合、模塑等后续工序 —— 这种 “批量制造 + 分割处理” 的模式,让单位封装成本降低 30% 以上,量产效率是晶圆级封装的 4 倍。

对需要大规模量产的高端芯片来说,这种板级尺度的优势至关重要。比如某 AI 芯片需要集成处理器 + HBM 内存 + I/O 芯片,用传统晶圆级封装单批次只能生产 50 个,而 RDL 先行板级封装单批次能生产 396 个,交付周期直接缩短一半。

三、RDL 封装结构

这项技术的核心应用是 “异质集成”—— 在一个封装里集成不同工艺、不同功能的芯片。研究中的测试封装模拟了典型芯片组:1 颗 10×10mm 的应用处理器+2 颗 7×5mm 的存储芯片,通过 RDL 基板实现互联互通。

这里的 RDL就像 “微型立交桥”,分三层设计:最顶层(ML1)是 2μm/2μm 的精细线路,直接对接芯片的微凸块;中间层(ML2)是 5μm/5μm 的过渡线路;最底层(ML3)是 10μm/10μm 的粗线路,连接外部 PCB 的焊球。凸块采用 “铜柱 + 镍阻挡层 + 锡银焊料帽” 的结构,既能保证导电可靠性,又能阻挡金属原子扩散,避免焊点失效。

这种三层 RDL 的梯度设计,完美解决了 “芯片微焊盘” 到 “PCB 大焊球” 的互连难题 —— 芯片焊盘节距最小 60μm,而外部 PCB 焊球节距通常是 0.5mm 以上,RDL 通过逐步加宽线路、拉大间距,实现了不同尺度互连的平滑过渡。更关键的是,异质集成让不同芯片各司其职:处理器负责运算,存储芯片负责数据缓存,无需再通过 PCB 走线连接,信号延迟降低 40%,功耗减少 25%。

四、2μm 线路的精度挑战

尽管流程创新优势明显,但 RDL 先行技术仍面临精细线路的制造挑战。从 SEM 测试数据来看:

底层粗线路(ML3):线宽 10.38μm、厚度 7.49μm,接近 10μm/8μm 的设计目标,精度最高;

中间过渡层(ML2):线宽 5.14μm、间距 4.77μm,表现稳定;

顶层精细线路(ML1):线宽 2.15-2.24μm,间距 1.4-1.49μm,厚度 1.68μm,偏差相对较大。

这说明线路越精细,刻蚀精度越难控制 —— 顶层 2μm 线路的间距偏小,可能导致相邻线路短路;厚度不足则会增加电阻。研究人员指出,后续需要采用激光直接成像(LDI)或步进式光刻机,替代现有曝光设备,才能进一步提升精细线路的一致性。

而可靠性验证的结果则让人振奋:封装器件经过 JEDEC 标准跌落测试,仅 1 个样品失效,且失效原因是测试前的 “头枕式虚焊”。剔除不良品后,所有封装均通过测试,证明其机械可靠性完全满足消费电子、汽车电子的严苛要求 —— 毕竟手机跌落、汽车颠簸时,封装的抗冲击能力直接决定产品寿命。

什么是RDL先行扇出型板级封装

×
qrcode_for_gh_64951909a31a_344